Spojnice drajvera za pametne kapije: Pružanje sveobuhvatne zaštite za IGBT-ove u inverterskim aplikacijama

Smart Gate Driver (SGD) spojnicesu kritične komponente dizajnirane da zaštite napojne uređaje, posebno bipolarne tranzistori sa izolovanim vratima (IGBT), od oštećenja prekomerne struje. Ovaj članak opisuje principe operativnog dizajna SGD-ova, sa posebnim fokusom na Toshibine modele TLP5214A, TLP5214, TLP5212 i TLP5222. Ovi proizvodi su poznati po VCE(sat) detekciji, Miller stezaljci i izlaznim mogućnostima GREŠKE.

Kao kompanija posvećena elektronskim komponentama visokih{0}}performansi, naš asortiman proizvoda uključuje fotospojnike, digitalne kapacitivne izolatore, solid{1}}releje, izolatore interfejsa i izolatore drajvera. Ovi izolatori podržavaju različite operativne tipove kao što su tranzistori, MOSFET-ovi, TRIAC-ovi, logički-linearni, CMOS i LVDS, što ih čini pogodnim za širok spektar aplikacija uključujući prebacivanje signala,-brzi prijenos signala, izolaciju pogona, detekciju pojačanja, povratnu informaciju o akviziciji signala,{5} izolaciju visoke napone,{5}} izolaciju.

1. Poređenje proizvoda SGD spojnice
Različiti modeli SGD spojnica razlikuju se po parametrima performansi, što je ključno za odabir odgovarajućeg proizvoda. Na primjer, modeli TLP5214A i TLP5214 imaju vršnu izlaznu struju od ±4,0A, dok modeli TLP5212 i TLP5222 nude ±2,5A. Struja napajanja i napon napajanja su takođe važni, sa maksimalnim strujama napajanja od 3,8 mA, 3,5 mA i 5 mA, i opsegom napona napajanja od 15 V do 30 V. Ulazna struja praga i napon praga DESAT su ključni diferencijatori, sa maksimalnom ulaznom strujom od 6mA i tipičnim DESAT pragovima u rasponu od 6,5V do 6,6V. Dodatno, kašnjenje propagacije, definisano kao maksimalno kašnjenje signala od ulaza do izlaza, kreće se između 150ns i 250ns, kao što je ilustrovano na slici 1.1.

2. Zaštitne karakteristike
Karakteristike zaštite jezgra SGD spojnica uključuju UVLO (ispod-zaključavanje napona), VCE(sat) detekciju, aktivno Miller stezanje i sistem izlaza greške. UVLO funkcija sprječava neželjeni izlaz kada napon napajanja padne ispod unaprijed definiranog praga. VCE(sat) detekcija prati napon-emitera IGBT kolektora i inicira gašenje nakon detekcije prekomjerne struje radi zaštite uređaja. Aktivna Millerova stezaljka ublažava nakupljanje napona između IGBT kapije i kolektora, dok izlazni sistem kvara signalizira primarnu kontrolnu stranu nakon detekcije kvara. Stanje preopterećenja prikazano je na slici 1.2.

3. Dizajn aplikacije
Dizajn aplikacije uključuje nekoliko ključnih parametara, uključujući otpor kapije, vrijeme zatamnjenja, kratko-nadzor kratkog spoja i otpor primarne-povlačenja signala kvara na strani{2}}. Naši fotospojnici i digitalni izolatori, poznati po svom-brzinom prijenosu i pouzdanoj izolaciji, pružaju optimizirana dizajnerska rješenja i sigurnost u fotonaponskim sistemima, automobilskoj kontroli, medicinskoj opremi i PLC kontrolnim uređajima.

Konfiguracija i podešavanje vremena zatamnjenja može se postići korištenjem vanjskih kondenzatora ili kola za zatamnjenje za fino-podešavanje vremena sekvence detekcije napona. Eksterno kolo za zatamnjenje (RB) koristi otpornik da poboljša struju punjenja kondenzatora za zatvaranje, osiguravajući efikasnu zaštitu tokom događaja kratkog-spoja. Napon praga detekcije kratkog{4} IGBT spoja može se podesiti ugradnjom dioda ili Zener dioda.

Analiza kapacitivnosti gejta, otpora gejta i kašnjenja širenja pokazuje uticaj ovih parametara na ukupno kašnjenje. Na vrijeme laganog isključivanja utječu kapacitivnost gejta i izlazni napon napajanja, dok pravilno upravljanje bypass kondenzatorima i standby terminalima pomaže u sprječavanju kvarova. Zaštita DESAT terminala od skokova napona tokom IGBT komutacije može se postići dodavanjem Zener dioda ili dioda Schottky barijere između DESAT i VE terminala. Može se ugraditi bafer tranzistor da dopuni nedovoljnu struju pokretanja kapije.

Oblikovanje talasnog oblika LED signala je posebno važno kada se SGD spojnica nalazi daleko od CPU-a; bafer histereze se može koristiti za preciziranje valnog oblika ulaznog signala. Konačno, primarni-povlačenje{2}} otpornik (RF) je neophodan za izlaz signala greške.

4. Ključna razmatranja dizajna
Prilikom projektovanja sa SGD spojnicama, moraju se uzeti u obzir kritični faktori kao što su otpor gejta, izolacija pogonskog kola od energetskih uređaja, diode za pokretanje kola i otpor{0}}emitera gejta. Ovi elementi zajedno utiču na kašnjenje propagacije, koje ima maksimalni opseg od 150ns do 250ns.